Kettős specializáció
A CFPU nem egyetlen mag milliósszorosítása. Különböző feladatok különböző processzor-geometriát igényelnek — ezért a CFPU core család két irányban ágazik el egyetlen közös alapból, a Nano Core-ból.
Az első ág az általános célú programozás irányába nő: Nano → Actor → Rich. Minden lépés nagyobb SRAM-ot, gazdagabb ISA-t jelent — az Actor objektumkezelésre és GC-re, a Rich lebegőpontos számításra optimalizált.
A második ág a biztonság irányába ágazik: Nano → Seal. A Seal Core kriptográfiai primitíveket (SHA-256, WOTS+, Merkle), kódhitelesítést és eFuse kezelést tartalmaz — nem számítási mag, hanem biztonsági kapuőr.
Nano Core (CIL-T0, alap)
/ \
Actor (+GC+Obj) Seal (+Crypto)
|
Rich (+FPU)
Ez a kettős specializáció a CFPU egyedi vonása: egyetlen más processzor-család sem kínálja mindkét irányt — programozás és biztonság — azonos interconnecten, azonos üzenetformátummal, azonos RTL-ből paraméterezve.
Az ML/SNN inference-t nem programozható core-ok, hanem MAC Slice-ok végzik — FSM-vezérelt compute egységek, amelyek a Nano-nál is egyszerübbek. Ezeket a CFPU-ML-Max dokumentum specifikálja.
A négy core típus
Nano Core — spike / érzékelő
A legkisebb és legtömegesebb mag. Csak egész aritmetika, 4–64 KB SRAM, minimális ISA (48 CIL-T0 opkód), mailbox-alapú üzenetkezelés. Érzékelőkhöz, edge-feldolgozáshoz és SNN spike-propagációhoz tervezve — ahol nem lebegőpontos precízió kell, hanem sebesség és energiahatékonyság.
Actor Core — általános aktor
A CFPU fő munkása. Teljes CIL ISA objektumkezeléssel, GC-vel, generikusokkal és kivételkezeléssel, 64–256 KB SRAM, mailbox-alapú üzenetkezelés. Symphact aktorok, szerver logika, általános célú párhuzamos feldolgozás. Ez a legtöbb CFPU-konfigurációban a domináns magtípus. A CFPU-ML chipben az Actor Core végzi a nem-MAC müveleteket (LayerNorm, Softmax, Residual).
Rich Core — FP aktor
Az Actor Core kiterjesztése lebegőpontos egységgel (IEEE-754 FPU, power-gated). 128–512 KB SRAM. Numerikus számítás, tudományos kódok, pénzügyi modellek, összetett üzleti logika. Az összehasonlítási alap minden külső CPU-val szemben.
Seal Core — hitelesítés
Biztonsági mag, a chip közepén (monolitikus CFPU-ban az L3 crossbar-ral egybeépítve, chiplet CFPU-ML-ben az IOD-n). Kódhitelesítés (SHA-256, WOTS+, Merkle), kulcskezelés, eFuse, TRNG, izolációs határ-ellenőrzés. Nem számítási mag — biztonsági kapuőr. ~30 000 core-ig szaturáció nélkül skálázódik.
Core összehasonlító táblázat
| Tulajdonság | Nano | Actor | Rich | Seal |
|---|---|---|---|---|
| ISA | CIL-T0 (48 opkód, int32) | Teljes CIL (obj, GC, generikusok) | Teljes CIL + FPU | CIL-Seal (CIL-T0 subset + crypto) |
| FPU | — | — | ✓ (IEEE-754, power-gated) | — |
| GC + Obj | — | ✓ (bump alloc, mark-sweep) | ✓ | — |
| Kivételkezelés | Trap only | Teljes (throw/catch/finally) | Teljes | Trap only |
| Crypto HW | — | — | — | ✓ (SHA-256, WOTS+, Merkle, eFuse, TRNG) |
| Mailbox | ✓ | ✓ | ✓ | dedikált inbox |
| SRAM tartomány | 4–64 KB | 64–256 KB | 128–512 KB | ~32 KB |
| Logika (5nm) | 0,005 mm² | 0,010 mm² | 0,012 mm² | ~0,11 mm² |
| Power gating | Per-core clock gating | Per-core clock gating | FPU külön domain | Wake-on-demand |
Magszám összehasonlítás (5nm, chiplet, 18 tine package)
A CFPU-ML-Max chiplet architektúrával megegyező elrendezés: 85 mm² tine die (5nm), ~83 mm² felhasználható / tine, 18 tine egy package-ben (SoIC + CoWoS). A logika +25% design margint tartalmaz, SRAM: ISSCC referencia (0,021 mm²/Mbit).
| Core típus | SRAM | Core méret (5nm) | Core / tine | Core / package (18 tine) | Fő felhasználás |
|---|---|---|---|---|---|
| Nano | 4 KB | ~0,007 mm² | ~10 400 | ~187 000 | Spike / érzékelő / edge |
| Actor | 64 KB | ~0,023 mm² | ~3 170 | ~57 000 | Általános aktor / Symphact |
| Rich | 256 KB | ~0,057 mm² | ~1 280 | ~23 000 | FP számítás / tudományos kód |
| MAC Slice | 8 KB (M SKU) | ~0,015 mm² | ~5 264 | ~94 752 | ML / SNN inference |
A Seal Core az IOD-n (vagy monolitikus chip közepén) van, 1+ példányban — ezért nem szerepel a táblában. A core méretek tartalmazzák a logikát (+25% margin) és az SRAM-ot; a per-tine szám ~12% routing/infrastruktúra overhead-del számol. A MAC Slice sor a CFPU-ML-Max specifikációból származik.
CFPU termékcsalád
| Változat | Fő egységek | Célplatform | Megjegyzés |
|---|---|---|---|
| CFPU-N | Seal + Nano | IoT / edge érzékelő | Maximális magszám, minimális fogyasztás |
| CFPU-A | Seal + Actor | Szerver / cloud | Symphact referencia platform |
| CFPU-R | Seal + Rich | Tudományos / HPC | FPU + GC, külön CPU-kkal versenyez |
| CFPU-ML | Seal + MAC Slice + Actor | ML/SNN inference | Chiplet: tine die-ok + IOD |
| CFPU-H | Seal + Actor + Nano | Hibrid szerver | Heterogén supervisor + worker |
| CFPU-X | Vegyes (bármely kombináció) | Kutatás / prototípus | Alkalmazás-specifikus |
CFPU-ML: az ML/SNN inference chip
A CFPU-ML variáns ML/SNN inference-re optimalizált. Nem programozható core-okból, hanem MAC Slice-okból (FSM-vezérelt compute egységek) + Actor Core-okból + Seal Core-ból áll. A MAC Slice nem CIL processzor — nincs program countere, csak szorzás-összeadást streamel. A vezérlést az Actor Core-ok végzik.
Részletes chiplet specifikáció, MAC Slice felépítés, SKU család, versenytárs-összehasonlítás és modell-lefedettség: CFPU-ML-Max: ML/SNN Inference Accelerator →
Nyílt forrásáskód
A CLI-CPU projekt teljes egészében nyílt forráskódú. A teljes tervezési folyamat, minden döntés és indoklás publikusan elérhető.
A CFPU nem egyetlen mag — hanem négy specializált magtípus + MAC Slice compute egységek, amelyek ugyanazon a chipen (vagy chiplet package-ben), ugyanazon az üzenethálózaton keresztül müködnek. A specializáció nem szétdarabolja a rendszert: egységesíti.